

UNIVERSIDAD DE GUADALAJARA

Centro Universitario de Ciencias Exactas e Ingenierías



Actividad: Arquitectura de Computadoras - ISA y Endianness

Por:

ESTEFANIA NAVARRO MENDOZA

Docente:

JORGE ERNESTO LOPEZ ARCE DELGADO

INTRODUCCIÓN

Hacemos un análisis detallado de la Arquitectura del Conjunto de Instrucciones (ISA), definida como el nexo de comunicación esencial entre el software de un sistema informático y su hardware físico. Se examinan las distinciones teóricas y operacionales entre las arquitecturas RISC y CISC, evaluando cómo cada enfoque gestiona la ejecución de instrucciones computacionales. Además, se aborda el concepto de Endianness (específicamente Big Endian y Little Endian), un factor crítico que influye en la compatibilidad y el procesamiento de datos al establecer la secuencia en la que los bytes de información se almacenan en la memoria del sistema.

OBJETIVO

El propósito de este trabajo es lograr una comprensión profunda del funcionamiento de la Arquitectura del Conjunto de Instrucciones (ISA) y de los métodos de almacenamiento en memoria. Esto se llevará a cabo a través de una investigación teórica que abarque la Definición del concepto de ISA y ejemplos de su aplicación en la tecnología actual, la Explicación de las diferencias esenciales entre las arquitecturas de procesador RISC y CISC, y la Determinación del tipo de *Endianness* que emplea un procesador moderno; además de un ejercicio práctico de mapeo de bytes que consiste en la Representación gráfica del almacenamiento de un valor hexadecimal en memoria, mostrando los formatos Big Endian y Little Endian.

DESARROLLO

Parte A: Investigación y Análisis

1. Definición de ISA (Instruction Set Architecture) y ejemplos:

La ISA (*Instruction Set Architecture* o Arquitectura del Conjunto de Instrucciones) es la interfaz fundamental entre el software y el hardware de una computadora. Define el conjunto de comandos, registros, tipos de datos y modos de direccionamiento que un procesador puede entender y ejecutar, actuando como un "recetario" para el procesador.

Aspectos clave de la ISA:

- **Conexión Hardware-Software:** La ISA es el lenguaje máquina que permite al software (sistemas operativos, programas) dar órdenes al hardware (CPU) sin conocer sus detalles físicos.

- **Componentes:** Incluye operaciones aritméticas, lógicas, de control de flujo y transferencia de datos entre registros y memoria.
- **Portabilidad:** Un software desarrollado para una ISA específica puede ejecutarse en cualquier procesador que implemente esa misma ISA.

Ejemplos Comunes:

- **x86/x86-64:** Utilizada por procesadores Intel y AMD en la mayoría de PCs y servidores.
- **ARM:** Predominante en dispositivos móviles, tablets y cada vez más en portátiles y servidores (Apple M1/M2, Qualcomm Snapdragon).
- **RISC-V:** ISA de código abierto, modular y moderna, muy popular en sistemas embebidos y academia.
- **MIPS:** Utilizada a menudo en sistemas embebidos, routers y consolas de videojuegos.
- **IBM PowerPC:** Utilizada en servidores de alto rendimiento y equipos industriales.

2. Diferencia entre arquitectura RISC y CISC:

La principal diferencia radica en la complejidad del conjunto de instrucciones: CISC (Complex Instruction Set Computer) utiliza instrucciones complejas de longitud variable que ejecutan múltiples operaciones por ciclo, ideal para maximizar hardware, mientras que RISC (Reduced Instruction Set Computer) emplea instrucciones simples, uniformes y rápidas (un ciclo), optimizando el rendimiento y la eficiencia energética.

- **RISC (Reduced Instruction Set Computer):** Utiliza un conjunto de instrucciones simple y reducido. Su filosofía es que cada instrucción ejecute una sola operación básica que pueda completarse en un único ciclo de reloj. Esto simplifica el diseño del hardware y transfiere mayor carga de trabajo al software (compilador).
- **CISC (Complex Instruction Set Computer):** Utiliza un conjunto de instrucciones amplio y complejo. Una sola instrucción CISC puede ejecutar varias operaciones de bajo nivel (como cargar desde la memoria, realizar una operación aritmética y guardar en la memoria). Su enfoque facilita la programación, pero requiere un hardware más complejo que puede tomar múltiples ciclos de reloj para ejecutar una instrucción.

Principales Diferencias entre RISC y CISC:

- **Filosofía de Diseño:**
 - CISC: Se centra en el hardware. Las instrucciones complejas realizan más trabajo, reduciendo el tamaño del código, pero requieren más ciclos de reloj.
 - RISC: Se centra en el software (compilador). Instrucciones simples y uniformes que permiten segmentación (pipelining) eficiente.
- **Velocidad de Instrucción:**
 - CISC: Las instrucciones pueden tardar varios ciclos de reloj.
 - RISC: La mayoría de las instrucciones se ejecutan en un solo ciclo de reloj.
- **Registros y Memoria:**
 - CISC: Menos registros generales; las instrucciones operan directamente sobre la memoria.
 - RISC: Gran cantidad de registros; utiliza una arquitectura "carga/almacenamiento" (load/store), operando solo sobre registros.

3. Endianness del procesador actual:

Mi computadora actual es una Lenovo IdeaPad Slim 3 (modelo 15IRH8), la cual está equipada con un procesador Intel. Dado que los procesadores Intel utilizan la arquitectura x86-64, el sistema emplea el formato Little Endian. Esto significa que el byte menos significativo de un dato (LSB) se almacena en la dirección de memoria más baja.

Parte B: Ejercicio Práctico (Cuaderno)

Arqui. de Comp.

01 Navarro Mendoza Estefanía 01-03-2026

• Representa cómo se guardaría el valor hexadecimal $0x12345678$ en una memoria que comienza en la dirección 1000 , dibujando la celda para:

- **Big Endian** (formato natural)
("Asumiendo celdas de 1 byte")

Dirección	Valor
1000	12
1001	34
1002	56
1003	78

→ Más significativo (MSB)
→ Menos significativo (LSB).

- **Little Endian** (formato x86/ARM)
("Asumiendo celdas de 1 byte")

Dirección	Valor
1000	78
1001	56
1002	34
1003	12

→ Menos significativo (LSB)
→ Más significativo (MSB).

CONCLUSIÓN

Esta práctica fue crucial para clarificar la interconexión software-hardware, enfocándose en la Arquitectura del Conjunto de Instrucciones (ISA). La investigación sobre arquitecturas RISC y CISC me permitió entender la diversidad de procesadores y sus optimizaciones. Un aspecto vital fue el ejercicio manual de Endianness. La representación gráfica de la disposición de bytes en memoria hizo tangible la teoría, demostrando la importancia de comprender los mecanismos de bajo nivel para el almacenamiento e interpretación de datos (Big Endian vs. Little Endian). En resumen, fue una actividad integral y desafiante que consolidó eficazmente los principios esenciales de la arquitectura de computadoras gracias a la precisión requerida.

REFERENCIAS

- Arm. (s.f.). *What is Instruction Set Architecture (ISA)?*
<https://www.arm.com/glossary/isa>
- Isaac. (2022, 11 de abril). *Microarquitectura CPU: Todo lo que necesitas saber*. Profesional Review.
<https://www.profesionalreview.com/2022/04/11/microarquitectura-cpu/>
- Learn Computer Science. (s.f.). *Instruction Set Architecture Complete Guide*.
<https://www.learncomputerscienceonline.com/instruction-set-architecture/>
- Línea Directa. (s.f.). *Sistema ISA: nuevo sistema de limitación de velocidad en 2022*.
<https://www.lineadirecta.com/blog/coche/sistema-isa-limitacion-velocidad.html>